طراحی یک مالتی پلکسر برگشت پذیر با استفاده از ترانزیستورهای انتقال

از آنجایی که مالتی پلکسر اساس و زیر بنای منطق FPGA می باشد، ما یک ساختار جدید برای مالتی پلکسر پیشنهاد می کنیم که مبتنی بر منطق دیفرانسیلی بوده و علاوه بر داشتن سرعت بالا، دارای مصرف توان پایینی می باشد. طبق قانون لانداور، مداری که پردازش اطلاعات را در یک روند برگشت ناپذیر انجام دهد اتلاف توان خواهد داشت که این اتلاف توان با کاهش ابعاد ترانزیستورها و افزایش تجمع پذیری بیشتر خواهد شد. بنابراین برای کاهش مصرف توان در طراحی مدارهای آینده، برگشت پذیری باید به عنوان یک اصل در نظر گرفته شود. مالتی پلکسر پیشنهادی در این مقاله بصورت برگشت پذیر می باشد که انتظار می رود مصرف توان بسیار پایین و تلفات گرمایی بسیار کمتری نسبت به مالتی پلکسرهای غیر برگشت پذیر داشته باشد. مصرف توان، و حاصل ضرب توان در تاخیر طرح پیشنهادی با سایر طرح ها مقایسه خواهد شد. نتایج شبیه سازی نشان می دهد که عملکرد مدار پیشنهادی از نظر مصرف توان، و حاصل ضرب توان در تاخیر بسیار بهتر می باشد. مدار پیشنهادی در تکنولوژی µm CMOS . طراحی و شبیه سازی می گردد.

کلیدواژه ها:

مالتی پلکسر ، برگشت پذیر ، FPGA ، μm CMOS ۱۸.۰.